【国立大学法人大分大学】回路診断テスト装置、及び回路診断テスト方法

特許内容の解説

ＬＳＩの劣化故障について，ＢＩＳＴにより使用環境で最大分解能の故障診断を実現するための，テスト毎の期待署名をオンザフライで提供する回路機構

• テストパターンが設定された診断対象回路の複数のスキャンＦＦに出力されるクロック信号の周期を設定するクロック周期設定部と、
• 前記クロック周期設定部により所定の第１周期に設定された前記クロック信号が出力されたときに前記複数のスキャンＦＦから出力される応答パターンに基づいて生成された応答シグネチャと、前記クロック周期設定部により前記第１周期よりも長い第２周期に設定された前記クロック信号が出力されたときに前記複数のスキャンＦＦから出力される応答パターンに基づいて生成された期待シグネチャと、を比較する診断テスト部と、
• を備えることを特徴とする回路診断テスト装置。